(B) 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報 (A)

昭59—167752

Mint. Cl.3 G 06 F 9/30 識別記号

庁内整理番号 C 7218-5B 砂公開 昭和59年(1984)9月21日

1/04 9/46

15/06

7056-5B A 7218-5B 7343-5B

発明の数 1 審査請求 未請求

(全 6 頁)

3半導体集積回路

顧 昭58-41676

修出

20特

昭58(1983)3月14日 顧

⑫発 明 者 町田俊明 東京都港区芝五丁目33番1号日

本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝 5 丁目33番 1 号

仍代 理 人 弁理士 内原晋

発明の名称

半導体祭務回路

特許請求の範囲

低消費電施動作モードに設定するための命令を インストラクションデコーダでデコードした信号 とマシンサイクル制御回路からのマシンサイクル の最後を示す信号を受ける低消費電流動作モード 制御回路と、その出力を受けて通常動作モードで のみ付勢されるクロックと、低消量電流助作モー ド時においても助作するクロックを発生するクロ ック制御回路と博方のクロックと低消費電流励作 モート制御回路の出力を受けて動作するステータ ス借号制御国路を有するととを特徴とする半導体 集状凹路。

発明の詳細な説明

本発明はマイクロブロセッサ等の半半体集費回

路にかいて低消費電流動作モードを持つ場合の内 部制御回路に関する。

近年、大規模集積回路技術の発展に伴い、マイ グロブロセッサが大幅に普及し、また、数多くの 改良がなされてきた。その方向は、余子を敬絶に し、無務度をあけ、第子の舳作速度をより速く、 **積質能流をより小さくするというものである。**

これまで、低消費制能の半導体集積回路は相補 双MOS (以下CMOSと略す)という#子によ って作られてきたが、動作速度が遅いという制限 があった。との欠点も大規模集積回路技術の進歩 により除々に改善されて、CMOSによって比較的 動作速度の違いマイクロプロセッサのような大規 模組製図路が作られるようになってきた。

この CMOSマイクロプロセッサは、 CMOSであ ることによる低消費制能という特徴をさらに効果 の大きいものとするため、低消費能能で動作する 助作モードをもつことがある。低俏貨電流動作モ ードではて CMUSマイクロブロセッサは内部のグ ロックを止めるなどして、動作を停止し、権力措

贅似流を少たくする。

ところで、一般にCMOSマイクロブロセッサが低 消費施徒モードで止まる時は、周辺につながれた 装御を動作させないための制御信号出力を制御信 号ライン上に出力し、メモリ等につながれたアド レス・パス上にもあるアドレス・データを出し、 テータバスはハイ・インピーダンスの状態で停止 する。このようにCMOS マイクロプロセッサが 停止している時、 CMOSマイクロプロセッサとデ ーチ・バス、ヤアドレス・バス、制御信号ライン がつながっている他の姿能が、データ・バスヤナ ドレス・パス及び制御信号ラインの使用要求を行 なり場合がある。例えば DMA '転送のような場合 て、通常の動作を行なっている時は、テータ・パ スやアドレス・パス、制御信号ラインの使用要求 (以下パス・リクエストとよぶ)をCMOSマイク ロブロセッサに出して、CMOSマイクロブロセッ サがデータ・バス、Tドレス・バス、制御信号ラ インをハイ・インピーダンスの状態にして、他の 茲世の使用を可能にするのであるが、低荷女電流 動作モードで内部クロックを止めて停止してしまったCMOSマイクロブロセッサはこれが不可能となっている。また、適常マイクロブロセッサにとかいてはパス・リクエストやマスカブル割込を交け付ける場合、マンカイクルの途中でこれらを受け付けると正常が不可能となるためマンンサイクルの最後を正常が不可能となるためマンンサイクルの最後を低かたことがあって、内部のクロックを止めて存止した状態がマンンサイクルの対策によってはいると、治療が特性があれない。

本発明は上記欠点に触み低荷機電流動作モード 時においても他の経体のパス・リクエストを受け 付け、割込根水に対しても削込が許可されるもの なら不役なマンンサイクルを持つことなくただち に割込処型に入ることを可能とする半導体級使回

路を提供するものである。

本発明は低荷便製施制作モード散定命令をインストラクションデコーダでデコードした信号と、マシンサイクル制御国際の最後のマシンサイクルを示す信号を受け、低荷役権の動作モード制御国路と、その制御自号によって低荷費質したのののが、またのでは、またののでは、ないて行いするクロックと作止したのののので、のクロックと低荷貨電流動作モード制御国路と、のクロックと低荷貨電流動作モード制御国路と、のクロックと低荷貨電流動作モード制御国路と、低行貨電流動作モード制御国路と、低行貨電流動作モード制御自然と、低行貨電流動作モード制御自然と、低行貨電流動作モード制御自然と、低行貨電流動作モード制能信号等生国体を存货を対象とする。

以下に対前を用いて本発明の一架準例についての計却な批明を行なう。第1回に本発明の一条施例を示す。インストラクション・フェッチ・サイクルにおいて、外間データバス13からデータ・バス・バッファ1に入力された低消失電流物作モード設定命会はインストラクション・レジスタ2

信号17により通常物作モードでクロック21を停止したクロック制御回路5は低消費管施モード制御回路4、ステータス信号制御回路6、パス・リクエスト制御回路7、割込信号処理回路9、低消費電流動作モード解除信号発生回路10に低減受電流動作モード時においても動作するクロッ

ク20を供給する。ステータス信号制御回路6は クロック20、21、低消費電流動作モードでの 制御信号18及びパス・リクエスト制御国格7の 出力22を受けて各種ステータス信号27を制御 **する。パス・リクエスト制御回路フはクロック** 20.21と低消費電流動作モードでの制御信号 J 9を受け、バス・リクエスト借号2 Bによりパ スの使用要求がくると、信号22により、ステー メス信号制御回路6の出力27及びアドレス・バ ス制酵回路8の出力30を各々ハイ・インピーダ ンス状態とし、バスの使用要求原に対し、バス・ リクエスト許可信号29によりバスの使用許可を 返す。また、バスの使用が済むと、バス・リクエ スト信号28より、使用済となったことが知るさ れ、信号22により、各ステータス信号27及び プドレス・パス30は添常の出力状態となり、パ ス・リクエスト許可信号29によりバスの使用要 求献に対しバスの使用が不可であることを知らせ る。劉込信号処理国際9はクロック20、21と 低消費電流モード制御回路4の出力19を受け、

外部から和込要求信号26により削込後求がくると、解込許可状態になっている場合は、割込処理を行立りために、適常動作に戻るべく、低級優額施動作モード解除信号発生回路10に何号23を送る。低消費電配動作モード解除信号発生回路10は割込信号処理回路9からの信号23または、外部からの低消費額流動作モード制御回路4に低消費電流動作モードの解除を指示する信号24を送り、通常動作モードに復帰する。

次に低消費が流効作モード側側回路4とクロック制御回路5及びステータス信号制解回路6の一部について具体的回路例を解2回に示す。 従来 御回路11を押ち、命令の処理の流れが1つのマンンサイクル中でパス・リクエストや割込を受け付けるの処理不能の状態に陥ることを防ぐために、マシンサイクルの最後を示す信号31を使ってパス・リクエストや割込を受け付ける。この信号31と此消費電流動作モード設定命令のインス

トラタションデコーダ3の出力16により第3回 のタイミング図の①のように低角質能旋動作モー ド制師回路4の出力18は変化し、クロック制御 **凹略 5 の低消費軍死動作モード時化おいても動作** するクロック20により制御されて、ステータス 信号調節回路6の一部である低荷費政策動作モー ドスサータス信号制御回路33のセット信号34 となる。 3 3 の出力 3 5 は訴 3 図②のように変化 して、外部に低消費等流動作モードに入ったこと を知らせる。信号18はクロック20により次段 のフリップーフロップに送られ、粥る図①のよう に変化して、マシンサイクルの意義であることを 知らせる低消費収流動作モート制制固路4の出力 19は、マシンサイクルの最後の状態で停止し、 また、出力17により通常動作モード・クロック 2.1を停止させ、内部的にはこの時点で低消量能 建動作モードとなる。クロック 制御回路 5 のクロ ァク発生回路32は、発掘器でも外部からのクロ ァクを利用したものでもかまわない。 低荷斐電流 動作モード無奈は、外部からの佐州貴電旅動作モ

ード解除要求信号25または、劉込要求信号26 により、低消費領機動作モード所能信号発生回路 10の出力24が第3図の③のように変化すると、 係消費領機動作モード制部回路4の出力18が 。ハイ。となり、それがクロック20により次定 のフリップーフロップに送られて信号17がでーー となり、渦端動作モード・クロック21が劫き出 し、マシンサイクルの対象を示す低消費な洗験作 モード制御回路4の出力19も適に関係す る。また、クロック21により④のように関係す る。また、クロック21により④のように関係す な激動作モードステータ信号35は。ハイ。となり外部に対し、 係所異な流動作モードが終了した とを知らせる。

以上本発明の一乳物例について述べたが、は消費能能物作モードに関する以外の部分については本特許の対象外なのでもに貫及しなかった。また、 実施例においてはマスク可能な割込要求信号及び その制御国路について説明したが、一般に使われ るノンマスカブル割込要求信号とその制御国路に も適要することも可能である。また、リセット信

特別昭 59-167752 (4)

号を低荷袋電流動作モード無駄信号として製用したり、マイクロプロセッサの選子数の制態から、 特別に低消費電流動作モード無熱要求信号の過子 を持たないということも可能である。

以上述べたように本特許によれば、仏術会も歴 動作モード時においても、パス・リクエストや制 込の要求を受け付けることができ、しかも、要求 があればただちにパス・リクエストの処理もしく は、割込の必要を行なうことができる単導体条件 国路が得られる。

図面の簡単な説明

第1別は本発明の一実施例を示すプロック的、 第2図は低消費制度的作モード制御回路とクロック制御回路、及びステータス信号制御回路の一部 の具体的回路例を示す圏、第3回は第2回の回路 の動作を示すタイミング図である。

1 ……データ・パス・パッファ、2 ……インストラクション、レジスタ、3 ……インストラクション・レジスタ、4 …… 低荷曼電流動作モード制

作モード制翻回路出力、20……低消費能流、21……通常動作モード・クロック、22……バス・リクエスト制翻信号、23……割込設水による低消費電流動作モード解除信号、24……低消費電流動作モード解除要求信号、26……割込設水信号、37……ステーメス信号、28……バス・リクエスト信号、29……バス・リクエスト許可信号、30……アドレス・バス、31……マシンサイクルの最後を示す信号、32……クロック発生回路、

御回路、5……クロック制御回路、6……ステー

タス信号制御回路、 7 ……パス・リクエスト制御

回路、 8 ····・アドレス・パス制御回路、 9 ····・・割

込設求処理回路、10…… 佐清優電流動作モード

解除信号発生回路、11 ……マシンサイクル制御

回路、12……低消費電流動作モード関連プロッ

`ク、13……テータ・バス、14……内部テータ

・パス、15mmインストラクション・レジスチェ


出力、16……低消費電流動作モード設定命令テ


コード信号、17,18,19……低雨使催氚物


33……低清費電流動作モードステータス制御回路、34……低清費電流動作モードステータス信号です。15……低消費電流動作モードステータス信号。

代珠人 弁理士 内 原









Japanese Kokai Patent Application No. Sho 59[1984]-167752

Job No.: 1390-88695

Ref.: CX112/JP

JAPANESE PATENT OFFICE PATENT JOURNAL (A) KOKAI PATENT APPLICATION NO. SHO 59[1984]-167752

Int. Cl.³:

G 06 F 9/30

1/04 9/46 15/06

Sequence Nos. for Office Use:

7218-5B

7056-5B 7218-5B 7343-5B

/3

Filing No.:

Sho 58[1983]-41676

Filing Date:

March 14, 1983

Publication Date:

September 21, 1984

No. of Inventions:

1 (Total of 6 pages)

Examination Request:

Not filed

SEMICONDUCTOR INTEGRATED CIRCUIT

Inventor:

Toshiaki Machida

Nippon Denki K.K.

5-33-1 Shiba, Minato-ku, Tokyo

Applicant:

Nippon Denki K.K.

5-33-1 Shiba, Minato-ku, Tokyo

Agent:

Susumu Uchihara, patent attorney

[There are no amendments to this patent.]

Detailed explanation of the invention

This invention relates to an internal control circuit in a semiconductor integrated circuit such as a microprocessor that has a low current consumption operating mode.

Accompanying the development of large-scale integrated circuit technology microprocessors have become widely used in recent years, and a large number of improvements have been made. The trend is for elements to be made microscopic, with the degree of integration being increased, the operating speed of the elements becoming faster, and the power current consumption being reduced.

Until now, low current consumption semiconductor integrated circuits have been made by means of elements called complementary MOS (Hereinafter, abbreviated as CMOS), but there was the limitation that the operating speed was slow. This problem has also been gradually resolved by means of advances in large-scale integrated circuit technology, and large-scale integrated circuits, such as microprocessors, in which the operating speed is comparatively fast have been made using CMOS.

With this CMOS microprocessor, in order to further increase the effects of the particular low current consumption characteristics due to the fact that it is a CMOS, there are cases in which it has a low current consumption operating mode. In the low current consumption operating mode, the CMOS microprocessor stops an internal clock, stops the operation, and makes the current consumption small.

Incidentally, when a CMOS microprocessor is stopped in a low current consumption mode, a control signal output for the purpose of not stopping the operation of peripheral equipment is generally output on a control signal line, address data that is also on an address bus that is connected to a memory or the like is also outputted, and the data bus is stopped in a state of high impedance. When the CMOS microprocessor is stopped in this manner, there are instances when the other equipment that is connected to the CMOS processor, data bus, address bus, and control signal line have usage requirements for the data bus, address bus, and control signal line. For example, in cases such as DMA transmission, when the normal operations are being conducted the usage demand for the data bus, address bus, and control line (called bus request hereafter) is outputted to the CMOS microprocessor, the CMOS processor places the data bus, address bus, and control signal line in a high impedance state, and the use of other equipment is made possible, but this becomes impossible with a CMOS microprocessor that is completely stopped by stopping the internal clock in a low current consumption operating mode. Also, in an ordinary microprocessor, because normal operation becomes impossible, when a bus request and a maskable interrupt or non-maskable interrupt request are received, if these are received within a machine cycle, these requests are received by means of a signal showing the final point of the machine cycle, but when [it] enters a low current consumption operating mode,

and returns to a normal operating mode by releasing the low current consumption operating mode such that the state in which the internal clock is completely stopped is not the final point of the machine cycle, if it immediately stops in a state in which the interrupt request is not received, it returns to the ordinary operating mode, and if there is no unnecessary machine cycle, the interrupt request is not received.

This invention takes the above-mentioned drawbacks into consideration and offers a semiconductor integrated circuit wherein bus requests of other equipment are received even during a low current consumption operating mode and it becomes possible to enter interrupt processing immediately without waiting for an unnecessary machine cycle and the interrupt is permitted for the interrupt request.

This invention is characterized in that it has a low current consumption operating mode control circuit that, when a signal in which a low current consumption operating mode setup command is decoded by an instruction decoder, and a signal showing the final point of a machine cycle for the machine cycle control circuit, are received, generates a control signal related to the low current consumption operating mode, and according to that control signal a clock control circuit generates a clock that stops and a clock that does not stop during the low current consumption operating mode; a bus request control circuit, a status signal control circuit, and an interrupt signal processing circuit which operate by receiving both of those clocks and an output of the low current consumption operating mode control circuit; and a low current consumption operating mode signal generating circuit.

Translation of portion that the Examiner pointed out Reference No. I (page 2, [one 15 of lower left column to page 3- line 10 of upper right column)

Figure I show a first embodiment of the present invention. In an instruction fetch cycle, a low current operation consumption mode setting instruction inputted to a data bus buffer 1 from an external data bus 13 is kept in instruction register (2), and inputted to an instruction decoder 3 according to a signal 15. A result decoded by the instruction decoder 3 is inputted to a low current consumption operation mode control circuit 4 according to a signal 16. According to this signal 16 and a signal 31 from a machine control circuit 11 indicating an end of a machine cycle and a clock 20 operating during a low current consumption operation mode, the low current consumption operation mode control circuit 4 outputs a signal 17 to a clock control circuit 5 for halting a clock in the low current consumption operation mode, and outputs a signal 18 to a status control circuit 6 for controlling a status signal 27, and a signal 19 for controlling a bus request control circuit 7 and an interrupt signal processing circuit 9 is outputted.

The clock control circuit 5 which halted clock 21 in a normal operation mode according to the signal 17 supplies a clock 20 operating during the low current consumption operation mode to the low current consumption operation mode control circuit 4, the status signal control circuit 6, the bus request control circuit 7, the interrupt signal processing circuit 9 and a low current consumption operation mode release signal generation circuit 10. The status signal control circuit 6 controls a variety of status signals 27, and receives clocks 20, 21, the control signal 18 in the low current consumption operation mode and an output 22 of the bus request control circuit 7. The bus request control circuit 7 receives the clocks 20, 21 and a control signal 19 in the low current consumption operation mode, and makes output 27 of the status signal control circuit 6 and output 30 of an address bus control circuit 8 enter a high impedance state according to a signal 22 when a bus use request comes by means of the bus request signal 28, and returns allowance of use of the bus to a source of the bus use request by means of a bus request allowance signal 29. Also, when the use of bus is finished, it is reported that the use of bus is finished by means of the bus request signal 28, and depending on signal 22, each status signal 27 and the address bus 30 enter a normal output state and the source of the bus use request is informed that use of the bus is impossible by means of the bus request allowance signal 29. The interrupt signal processing circuit 9 receives the clocks 20, 21 and the output 19 of the low current consumption mode control circuit 4 and sends a signal 23 to the low current consumption operation mode release signal generating circuit 10 so as to return to normal operation in order to perform interrupt processing in case of an interrupt allowance state when the interrupt request comes from an external component by means of an interrupt request signal 26. The low current consumption operation mode release signal generating circuit 10 sends a signal 24 indicating release of the low current consumption operation mode to the low current consumption mode control circuit 4 by means of a signal 23 from the interrupt signal processing circuit 9 or a low current consumption operation mode release request signal 25 from the external component, and returns to the normal operation mode.

Reference No. 1 (page 3, line 11 of upper right column to page 3, line 13 of lower right column)

Next, Figure 2 shows a concrete example of a low current consumption operation mode control circuit 4 and a clock control circuit 5, and a portion of a status signal control circuit 6. A conventional microprocessor has a machine cycle control circuit 11 and accepts a bus request or an interrupt, using a signal 31 indicating an end of a machine cycle in order to avoid that a processing flow of instructions receives the bus request or the interrupt during the machine cycle whereupon it becomes an impossible to process an instruction. According to

this signal 31 and an output 16 of an instruction decoder 3 of a low current consumption operation mode setting instruction, the output 18 of the low current consumption operation mode control circuit 4 changes as shown at ① of a timing diagram of Figure 3, and a set signal 34 of a low current consumption operation mode status signal control circuit 33 that is a portion of the status signal control circuit 6 is obtained, controlled by the clock 20 operating at time of the low current consumption operation mode of the clock control circuit 5. An output 35 of the low current consumption operation mode status signal control circuit 33 changes as shown at ② of Figure 3 and informs the external component that the low current consumption operation mode is being entered. The signal 18 is sent to a flip-flop of a next stage according to the clock 20 and changes as of ① of Figure 3 and an output 19 of the low current consumption operation mode control circuit 4 reporting the end of the machine cycle stops at the end of a machine cycle and stops the normal operation mode clock 21 by an output 17, and the device is set internally to the low current consumption operation mode at this time. The clock generating circuit 32 of the clock control circuit 5 may be an oscillator or one utilizing the clock from the external component. In the low current consumption operation mode release, according to the low current consumption operation mode release request signal 25 or the interrupt request signal 26 from the external component, when the output 24 of the low current consumption operation mode release signal generating circuit 10 changes as at 3 of Figure 3, the output 18 of the low current consumption operation mode control circuit 4 becomes "High" and it is sent to the flip-flop of the next state according to the clock 20, signal 17 becomes "Low" and the normal operation mode clock 21 starts to move, and also, the output 19 of the low current consumption operation mode control circuit 4 returns to the normal operation mode. Furthermore, according to the clock 21, the low current consumption operation mode status signal 35 becomes "High" inform to the external component that the low current consumption operation mode ended, as shown at ③.

An explanation was given above with regard to one application example of this invention, but with regard to portions not related to the low current consumption operating mode, because these are outside the object of this invention, they were specifically not included. Also, an explanation was given in the application example with regard to a maskable interrupt request signal and its control circuit, but it is also possible to apply the non-maskable interrupt request signal that is generally used, and its control circuit. Also, because a reset signal is used as a low current consumption operating mode release signal and there are limitations on the number of microprocessor terminals, it is also possible to not have a terminal specifically for the low current consumption operating mode release request signal.

As was explained above, according to this invention, a semiconductor integrated circuit can be obtained wherein, even during a low current consumption operating mode, a bus request

and an interrupt request can be received, and moreover, if there is a request, processing of the bus request and processing of the interrupt can be done immediately.

Brief description of the figures

Figure 1 is a block diagram showing one application example of this invention, Figure 2 is a diagram showing a partial concrete example of the low current consumption operating mode control circuit, the clock control circuit, and a portion of the status signal control circuit, and Figure 3 is a timing chart showing the operation of the circuits of Figure 2.

•	5 10 a thining 0	mart one wing the operation of the officials of Figure 2.
	1	Data bus buffer
	2	Instruction register
	3	Instruction register
	4	Low current consumption operating mode control circuit
	5	Clock control circuit
	6	Status signal control circuit
	7	Bus request control circuit
	8	Address bus control circuit
	9	Interrupt request processing circuit
	10	Low current consumption operating mode release signal generating circuit
	11	Machine cycle control circuit
	12	Low current consumption operating mode related block
	13	Data bus
	14	Internal data bus
	15	Instruction register output
	16	Low current consumption operating mode setup command decode signal
	17, 18, 19	Low current consumption operating mode control circuit output
	20	Low current consumption
	21	Normal operating mode clock
	22	Bus request control signal
	23	Low current consumption operating mode release signal according to
		interrupt request
	24	Low current consumption operating mode release signal
	25	Low current consumption operating mode release request signal
	26	Interrupt request signal
	27	Status signal
	28	Bus request signal
	29	Bus request enabling signal

30	Address bus
31	Signal showing final point of machine cycle
32	Clock generating circuit
33	Low current consumption operating mode status control circuit
34	Low current consumption operating mode status signal set signal
35	Low current consumption operating mode status signal

//Insert Figures 1 to 4//

Figure 1

Figure 3